方案概述
本编码模块设计方案可实现：
（1）输入为外置行场同步的逐行数字视频，数据8位，YcbYcr排列，类似BT656格式；
（2）码流输出使用SPI和串口，输入图像大小可通过串口配置；
- 方案说明
- 设计特点
-
1.模块板尺寸结构
模块板结构如图2所示，板内比较大的芯片是DSP、FPGA、FLASH、DDR3这几颗芯片，其初步布局可以在一个50mm x 50mm的板子内放下。安装孔在4角安放4个2.5mm的安装孔。
此板采用2个柔性线路板连接接头与其他板子连接，其中一个FPC-VI接头，用于连接输入图像信号，另外一个FPC-SPI接头用于连接SPI接口、串口和电源等连接线。2.编码逻辑结构
编码模块板的逻辑设计框图如图1所示。编码模块的核心是一片H.264编码芯片，此芯片外接有2片DDR3内存芯片，用于缓存图像，还外接有FLASH芯片，用于保存系统程序。
在DSP编码芯片前端，还有一片FPGA，此FPGA的主要功能是进行数据格式转换，其功能一是将外部送来发非标输入图像转成标准格式的图像，再送入DSP编码器处理；第二个功能是将DSP编码后通过网口送出的码流，转换成SPI接口模式数据，在通过SPI接口和其他板子连接。
编码器DSP内部有一片ARM CPU，可以运行嵌入式Linux系统，外部控制命令通过串口直接发送给DSP编码芯片。
-
编码模块主要功能如下：
✭ 支持自定义图像输入格式，FPGA根据自定义格式转换成标准图像格式
✭ 支持一路高清编码，分辨率最大支持1920x1080p60
✭ 编码后的码流通过SPI接口送出，SPI数据通信协议可自定义
✭ 控制指令通过串口发送
✭ 模块采用单+3.3V电源供电
✭ 采用PC软件解码
